- 国内站
- 国际站
无数据
北京时间10月8日晚，复旦大学在《自然》（Nature）上发文，题目为《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration），相关成果率先实现全球首颗二维-硅基混合架构芯片，攻克新型二维信息器件工程化关键难题。
低功耗存储器对于人工智能算力的重要性不言而喻。随着技术的不断发展，我们可以期待更低功耗、更高性能的存储器出现，为人工智能的发展提供更强有力的支持。复旦大学周鹏教授、刘春森研究员等人报告了通过原子器件到芯片（ATOM2CHIP）技术实现的全功能2D NOR闪存芯片，该技术结合了作为存储核心的优越2D电子器件和支持复杂指令控制的强大CMOS平台。ATOM2CHIP蓝图包括全栈片上制程和跨平台系统设计，提供了一个完整的框架，以弥合从新兴器件概念到适用芯片之间的差距。全栈片上制程是一个专门设计的流程，它整合了平面集成、三维（3D）架构和芯片封装，基于全芯片测试，实现了94.34%的高良率。制造出的2D闪存单元支持20纳秒的快速操作和低至0.644皮焦耳每位（0.644 pJ per bit）的低能耗。跨平台系统设计处理2D电路设计和2D-CMOS模块兼容性验证设计，从而实现了具有8位指令和32位并行性的高度复杂、指令驱动的全功能芯片，并具备随机存取能力。这些结果证明了一种高效的系统集成策略，展示了2D电子系统的优势，代表着将2D电子学的优越性扩展到实际应用中的重要里程碑。
“这是中国集成电路领域的‘源技术’，使我国在下一代存储核心技术领域掌握了主动权。”展望二维-硅基混合架构闪存芯片的未来，周鹏-刘春森团队期待该技术颠覆传统存储器体系，让通用型存储器取代多级分层存储架构，为人工智能、大数据等前沿领域提供更高速、更低能耗的数据支撑，让二维闪存成为AI时代的标准存储方案。
这一突破攻克了新型二维信息器件工程化的关键难题，为新一代颠覆性器件缩短应用化周期提供范例，也为推动信息技术迈入全新高速时代提供强力支撑。
据相关负责人表示，依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。
从基础研究到工程化应用，团队已跨越最艰难一步，后续迭代进程将进一步加快。他们下一步计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3-5年时间将项目集成到兆量级水平，期间产生的知识产权和IP可授权给合作企业。
研发这款新闪存架构芯片，可谓是历尽艰辛
据悉，当前的CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化半导体）技术是集成电路制造的主流工艺，市场中的大部分集成电路芯片均使用CMOS技术制造，产业链较为成熟。团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，而这也能为CMOS技术带来全新突破。
为了找到这条“正确的路”，团队前期经历了5年的探索试错。
人们现在所说的芯片多由硅材料制作。而硅材料和二维材料可以说天差地别——硅片厚度往往在几百微米，一些薄层硅至少也有几十纳米；而二维半导体材料是原子级别，相当于厚度不到1纳米。
“二维半导体作为一种全新的材料体系，在国际上所有的集成电路制造工厂里都是不存在的。一旦引入新材料，就有可能对其他电子器件产生不可估量的影响，导致产线被污染，这是所有芯片厂商都无法接受的。”负责人周鹏介绍。
如何将二维材料与CMOS集成又不破坏其性能，是团队需要攻克的核心难题。CMOS电路表面有很多元件，如同一个微缩“城市”，有高楼也有平地，高低起伏；而二维半导体材料厚度仅有1-3个原子，如同“蝉翼”般纤薄而脆弱，如果直接将二维材料铺在CMOS电路上，材料很容易破裂，更不用谈实现电路性能。
“就好比我们从太空看上海，似乎很平坦，但这个城市内部其实有400多米、100多米或者几十米高度不等的建筑。如果铺一张薄膜在城市上方，膜本身就会不平整。”周鹏形象比喻道。
这也是为什么全世界的二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种解决思路是将CMOS的衬底“磨平”以适应二维材料，但要实现原子级平整并不现实。
“我们没有必要去改变CMOS，而需要去适应它。”团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。
大数据与人工智能时代对数据存取性能提出了极致要求，而传统存储器的速度与功耗已成为阻碍算力发展的“卡脖子”问题之一。今年4月，周鹏-刘春森团队于《自然》（Nature）期刊提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理。
但研究者们最关心的问题莫过于“LAB to FAB（从实验室到工厂）”难题。如何加速产业化进程，让二维电子器件走向功能芯片？周鹏-刘春森团队主动融入产业链。
“从目前技术来看，存储器是二维电子器件最有可能首个产业化的器件类型。因为它对材料质量和工艺制造没有提出更高要求，而且能够达到的性能指标远超现在的产业化技术，可能会产生一些颠覆性的应用场景。”在存储器领域深耕多年的周鹏认为。
正是这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。基于CMOS电路控制二维存储核心的全片测试支持8-bit指令操作，32-bit高速并行操作与随机寻址，良率高达94.3%。这也是迄今为止世界上首个二维-硅基混合架构闪存芯片，性能“碾压”目前的Flash闪存技术，首次实现了混合架构的工程化。
论文链接：
https://www.nature.com/articles/s41586-025-09621-8
来源:半导体芯情，爱科会易仅用于学术交流，若相关内容侵权，请联系删除
北京时间10月8日晚，复旦大学在《自然》（Nature）上发文，题目为《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration），相关成果率先实现全球首颗二维-硅基混合架构芯片，攻克新型二维信息器件工程化关键难题。
低功耗存储器对于人工智能算力的重要性不言而喻。随着技术的不断发展，我们可以期待更低功耗、更高性能的存储器出现，为人工智能的发展提供更强有力的支持。复旦大学周鹏教授、刘春森研究员等人报告了通过原子器件到芯片（ATOM2CHIP）技术实现的全功能2D NOR闪存芯片，该技术结合了作为存储核心的优越2D电子器件和支持复杂指令控制的强大CMOS平台。ATOM2CHIP蓝图包括全栈片上制程和跨平台系统设计，提供了一个完整的框架，以弥合从新兴器件概念到适用芯片之间的差距。全栈片上制程是一个专门设计的流程，它整合了平面集成、三维（3D）架构和芯片封装，基于全芯片测试，实现了94.34%的高良率。制造出的2D闪存单元支持20纳秒的快速操作和低至0.644皮焦耳每位（0.644 pJ per bit）的低能耗。跨平台系统设计处理2D电路设计和2D-CMOS模块兼容性验证设计，从而实现了具有8位指令和32位并行性的高度复杂、指令驱动的全功能芯片，并具备随机存取能力。这些结果证明了一种高效的系统集成策略，展示了2D电子系统的优势，代表着将2D电子学的优越性扩展到实际应用中的重要里程碑。
“这是中国集成电路领域的‘源技术’，使我国在下一代存储核心技术领域掌握了主动权。”展望二维-硅基混合架构闪存芯片的未来，周鹏-刘春森团队期待该技术颠覆传统存储器体系，让通用型存储器取代多级分层存储架构，为人工智能、大数据等前沿领域提供更高速、更低能耗的数据支撑，让二维闪存成为AI时代的标准存储方案。
这一突破攻克了新型二维信息器件工程化的关键难题，为新一代颠覆性器件缩短应用化周期提供范例，也为推动信息技术迈入全新高速时代提供强力支撑。
据相关负责人表示，依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。
从基础研究到工程化应用，团队已跨越最艰难一步，后续迭代进程将进一步加快。他们下一步计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3-5年时间将项目集成到兆量级水平，期间产生的知识产权和IP可授权给合作企业。
研发这款新闪存架构芯片，可谓是历尽艰辛
据悉，当前的CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化半导体）技术是集成电路制造的主流工艺，市场中的大部分集成电路芯片均使用CMOS技术制造，产业链较为成熟。团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，而这也能为CMOS技术带来全新突破。
为了找到这条“正确的路”，团队前期经历了5年的探索试错。
人们现在所说的芯片多由硅材料制作。而硅材料和二维材料可以说天差地别——硅片厚度往往在几百微米，一些薄层硅至少也有几十纳米；而二维半导体材料是原子级别，相当于厚度不到1纳米。
“二维半导体作为一种全新的材料体系，在国际上所有的集成电路制造工厂里都是不存在的。一旦引入新材料，就有可能对其他电子器件产生不可估量的影响，导致产线被污染，这是所有芯片厂商都无法接受的。”负责人周鹏介绍。
如何将二维材料与CMOS集成又不破坏其性能，是团队需要攻克的核心难题。CMOS电路表面有很多元件，如同一个微缩“城市”，有高楼也有平地，高低起伏；而二维半导体材料厚度仅有1-3个原子，如同“蝉翼”般纤薄而脆弱，如果直接将二维材料铺在CMOS电路上，材料很容易破裂，更不用谈实现电路性能。
“就好比我们从太空看上海，似乎很平坦，但这个城市内部其实有400多米、100多米或者几十米高度不等的建筑。如果铺一张薄膜在城市上方，膜本身就会不平整。”周鹏形象比喻道。
这也是为什么全世界的二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种解决思路是将CMOS的衬底“磨平”以适应二维材料，但要实现原子级平整并不现实。
“我们没有必要去改变CMOS，而需要去适应它。”团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。
大数据与人工智能时代对数据存取性能提出了极致要求，而传统存储器的速度与功耗已成为阻碍算力发展的“卡脖子”问题之一。今年4月，周鹏-刘春森团队于《自然》（Nature）期刊提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理。
但研究者们最关心的问题莫过于“LAB to FAB（从实验室到工厂）”难题。如何加速产业化进程，让二维电子器件走向功能芯片？周鹏-刘春森团队主动融入产业链。
“从目前技术来看，存储器是二维电子器件最有可能首个产业化的器件类型。因为它对材料质量和工艺制造没有提出更高要求，而且能够达到的性能指标远超现在的产业化技术，可能会产生一些颠覆性的应用场景。”在存储器领域深耕多年的周鹏认为。
正是这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。基于CMOS电路控制二维存储核心的全片测试支持8-bit指令操作，32-bit高速并行操作与随机寻址，良率高达94.3%。这也是迄今为止世界上首个二维-硅基混合架构闪存芯片，性能“碾压”目前的Flash闪存技术，首次实现了混合架构的工程化。
论文链接：
https://www.nature.com/articles/s41586-025-09621-8
来源:半导体芯情，爱科会易仅用于学术交流，若相关内容侵权，请联系删除
